

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Naoto AKIYAMA

Title: SEMICONDUCTOR DEVICE AND MANUFACTURING

METHOD THEREOF

Appl. No.: 10/606,836

Filing Date: 06/27/2003

Examiner: Unassigned

Art Unit: Unassigned

CLAIM FOR CONVENTION PRIORITY

Commissioner for Patents PO Box 1450 Alexandria, Virginia 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application filed in the following foreign country is hereby requested, and the right of priority provided in 35 U.S.C. § 119 is hereby claimed.

In support of this claim, filed herewith is a certified copy of said original foreign application:

JAPAN Patent Application No. 2002-193018 filed 07/02/2002.

Respectfully submitted,

David A. Blumenthal

Attorney for Applicant Registration No. 26,257

Date July 24, 2003

FOLEY & LARDNER

Customer Number: 22428

22428

PATENT TRADEMARK OFFICE

PATENT TRADEMARK OFFICE

Telephone: (202) 672-5407

Facsimile:

(202) 672-5399

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 7月 2日

出 願 番 号

Application Number:

特願2002-193018

[ST.10/C]:

[JP2002-193018]

出 願 人 Applicant(s):

NECエレクトロニクス株式会社

2003年 6月19日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-193018

【書類名】

【整理番号】 71110536

【提出日】 平成14年 7月 2日

特許願

【あて先】 特許庁長官殿

【国際特許分類】 H01L 21/8238

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 秋山 直入

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100086645

【弁理士】

【氏名又は名称】 岩佐 義幸

【電話番号】 03-3861-9711

【手数料の表示】

【予納台帳番号】 000435

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0102856

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】

ゲート絶縁膜の膜厚が独立設定されて同一基板上に形成された、同一電源電圧 で動作する複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジ スタを電源保護素子として使用したことを特徴とする半導体装置。

【請求項2】

前記電源保護素子として使用するトランジスタの閾電圧(Vt)は、最も薄い ゲート絶縁膜を有するトランジスタの閾電圧よりも高く設定されていることを特 徴とする請求項1に記載の半導体装置。

【請求項3】

前記複数のトランジスタは、2種類以上の膜厚の異なるゲート酸化膜を形成するマルチオキサイドプロセスにより形成された、膜厚が異なる3種類のゲート絶縁膜を有する3種類のトランジスタであることを特徴とする請求項1または2に記載の半導体装置。

【請求項4】

前記複数のトランジスタは、I/O部に囲まれた内部回路に形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。

【請求項5】

前記電源保護素子として使用するトランジスタは、前記内部回路として作り込まれた、高速処理回路と低消費電力回路が混載されたトランジスタ群の内の一方に形成されていることを特徴とする請求項4に記載の半導体装置。

【請求項6】

ゲート絶縁膜の膜厚が独立設定された複数のトランジスタ群が混載された内部 回路を有する半導体装置の製造方法において、

前記内部回路を形成する、同一電源電圧で動作し膜厚が異なった二種類以上の ゲート絶縁膜を有する複数のトランジスタの内のいずれかのトランジスタを用い て、電源保護素子を形成するための新たな工程を追加することなく電源保護素子 を形成することを特徴とする半導体装置の製造方法。

【請求項7】

前記電源保護素子は、前記複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを用いて形成することを特徴とする請求項6に記載の半導体装置の製造方法。

【請求項8】

前記電源保護素子のチャネルドーズ量は、前記内部回路を形成する他のトランジスタのチャネルドーズ量の合計となるように形成されることを特徴とする請求項6または7に記載の半導体装置の製造方法。

【請求項9】

基板上に、前記電源保護素子として用いられるトランジスタ以外のトランジスタの閾値を調整するために、1回或いは複数回の不純物イオン注入を行った後に、この不純物イオン注入に重ねて、前記電源保護素子として用いられるトランジスタの形成領域に、前記電源保護素子として用いられるトランジスタの閾値を調整するための不純物イオン注入を行うことを特徴とする請求項8に記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、半導体装置およびその製造方法に関し、特に、高速・低消費電力のLSI(large scale integrated circuit) に好適な電源保護回路(素子)を有する半導体装置およびその製造方法に関する

[0002]

【従来の技術】

従来、MOS (metal oxide semiconductor) デバイスを用いたLSIが知られている。このLSIは、CPU (central processing unit) やメモリ等の回路からなる内部回路と、内部回路の周囲に配置された外部インターフェイスのI/O (input/outp

ut) 部とを有している。

[0003]

図18は、従来のLSI内部回路の一部を示し、(a)は保護回路がLTrに 形成された場合の回路説明図、(b)は保護回路がMTrに形成された場合の回 路説明図である。

[0004]

図18に示すように、LSIの内部回路1は、2種類のトランジスタ(Tr) 群からなるLTr2とMTr3が混載された混載回路を形成している。LTr2 とMTr3が混載されるのは、処理速度の高速化と消費電力の低減化の要求を同 時に満たすためである。

[0005]

内部回路1のLTr2とMTr3は、動作電圧は同じであるが閾電圧VtはLTr2が高くMTr3は低く設定され、LTr2は処理速度が遅いが消費電力は小さく、MTr3は処理速度が速いが消費電力は大きい。 閾電圧Vtが個別に設定されるLTr2とMTr3を構成するトランジスタのゲート酸化膜は、膜厚が異なっており、例えば、LTr2のトランジスタは約2.6nm、MTr3のトランジスタは約1.9nmである。

[0006]

このようなMOSデバイスを用いたLSIには、必ず電源保護回路(素子)が組み込まれている。これは、MOSデバイスのゲート酸化膜が、過電流に弱く、過電流が流れた場合容易に壊れてしまうことに対処するためである。つまり、製造工程にマルチオキサイドプロセスが用いられるようになった以降の高速・低消費電力LSIにおいては、ゲート酸化膜の薄膜化が進むに連れてゲート酸化膜の耐圧が従来(約10V、約8.0nm)に比べて低く(約5~7V、約3.0nm)なったからである。

[0007]

【発明が解決しようとする課題】

LSIの内部回路1に組み込まれる電源保護回路4は、例えば、ダイオード接続構造のNチャネルトランジスタで形成することができる。

[0008]

しかしながら、ゲート酸化膜厚が約2.6 n mのLT r 2に形成された電源保護素子を用いた場合、以下の問題が生じることを、本願発明者は解明した。即ち、電源保護素子が動作する前に内部回路1のMT r 3が破壊してしまう((a)参照)。これは、電源保護素子が形成されたLT r 2の耐圧よりも、LT r 2に比べゲート酸化膜厚が薄い(約1.9 n m) MT r 3の耐圧の方が低いためである。このため、保護素子として機能しない。

[0009]

上記問題を解決するため、ゲート酸化膜厚が約1.9 n mのMTr3に形成された電源保護素子を用いた場合には、保護素子としては一応機能するが、新たに以下の問題が生じる。即ち、内部回路1と同一のトランジスタ素子を使用しているためにリーク(オフ)電流が多くなるのが避けられない((b)参照)。これは、電源保護素子が形成されたMTr3の関電圧Vtが低く、サブスレッショルドリーク電流が定常的に流れるためである。

[0010]

このため、携帯機器等に用いられる低消費電力型のLSIには適さない。特に 、比例縮小(スケーリング)則に則って形成したデバイスは、リーク電流が多い ので消費電力も多くなってしまう。

[0011]

このように、リーク電流と耐圧の関係が以前に比べ厳しくなった現在において 、リーク電流が多くなることは影響が大きく、リーク電流と耐圧を同時に満足さ せることが困難になった。

[0012]

【課題を解決するための手段】

この発明に係る半導体装置は、ゲート絶縁膜の膜厚が独立設定されて同一基板上に形成された、同一電源電圧で動作する複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを電源保護素子として使用したことを特徴としている。

[0013]

さらに、この電源保護素子のトランジスタの閾値は、最も薄いゲート絶縁膜のトランジスタの閾値より高く設定される。これにより、リーク電流が少なく、リーク電流と耐圧を同時に満足させることができる。

[0014]

また、この発明に係る半導体装置の製造方法により、上記半導体装置を実現することができる。

[0015]

【発明の実施の形態】

以下、この発明の実施の形態について図面を参照して説明する。

[0016]

図1は、この発明の一実施の形態に係る半導体装置の内部構成を概略的に示す 平面図である。図2は、図1の内部回路の一部を示す回路説明図である。

[0017]

図1及び図2に示すように、MOSデバイスを用いたLSI(半導体装置)10は、内部回路11と、内部回路11の周囲に配置された外部インターフェイスのI/O部12とを有している(図1参照)。

[0018]

内部回路11は、内部回路11として作り込まれた、異なった種類のトランジスタ(Tr)群からなるMcore13、Lcore14、Mpcore15、及びSRAM(static random access memory)16を有している(図1参照)。

[0019]

この内部回路11は、処理速度の高速化と消費電力の低減化の要求を同時に満たすために、高速処理回路のMcorel3と低消費電力回路のLcorel4を混載して形成されている。また、Mpcorel5は、例えばダイオード接続構造のNチャネルトランジスタからなり(図2参照)、Mcorel3の高閾値化(HVt-M)により電源保護回路(素子)として機能する。

[0020]

図3は、図1の内部回路、電源保護回路及び1/0部の各機能による比較を表

で示す説明図である。図3に示すように、Mcorel3とLcorel4を比較すると、閾値(Vt)は、Mcorel3が低く(例えば約0.35V)Lcorel4は高く(約0.47V)個別に設定されており、ゲート酸化膜の膜厚(Tox)は、Mcorel3が約1.9nmでLcorel4は約2.6nmと、Mcorel3の方が薄い。

[0021]

この例では、ゲート絶縁膜を、 SiO_2 により形成しているが、例えば、 SiO_1 ON, Si_3N_4 , TiO_2 (チタンオキサイド), Al_2O_3 (アルミニウムオキサイド), ZrO_2 (ジルコニウムオキサイド), HfO_2 (ハフニウムオキサイド) 等の絶縁膜により形成しても良い。

[0022]

動作電圧は、Mcorel3とLcorel4が共に1.2Vで同じであるが、リーク(オフ)電流は、Mcorel3は大きくLcorel4は小さい。処理スピードは、Mcorel3は速いがLcorel4は遅く、消費電力は、Mcorel3は大きいがLcorel4は小さく、ゲート酸化膜の耐圧は、Mcorel3は低く(約5V)Lcorel4は高く(約7V)なっている。

[0023]

また、電源保護回路であるMpcore15についてMcore13と比較すると、閾電圧Vtは、Mpcore15の方がMcore13より高く設定されており、ゲート酸化膜の膜厚は、Mcore13と同じ約1.9nmである。動作電圧は、Mcore13及びLcore14と共に約1.2Vと同じであるが、リーク(オフ)電流は、Mcore13より小さく、ゲート酸化膜の耐圧は、Mcore13と同じ(約5V)になっている。

[0024]

また、I/O部(外部インターフェイス) 12については、ゲート酸化膜の膜厚は約7.2nm、動作電圧は約3.3V、ゲート酸化膜の耐圧は高く(約10V)なっている。

[0025]

図4~図17は、図1の半導体装置の製造方法を説明する工程断面図(その1

)~(その12)である。ここでは、MOSデバイスを用いたLSI10のNチャネルトランジスタ形成工程についてのみ図示している。

[0026]

図4~図17に示すように、先ず、基板10aに素子分離領域17を形成する(図4(a)参照)。リソグラフィー工程により、基板10a上にフィールドフォトレジストを形成した後、深さ約300nmのシャロートレンチを形成し、このシャロートレンチに、膜厚約500nmの高密度プラズマ(high density plasma:HDP)酸化膜を埋め込み、CMP(chemical mechanical polishing)技術を用いて素子分離領域17を形成する。

[0027]

次に、Nチャネルトランジスタ(ウェル、チャネル)を形成する。

[0028]

[0029]

I/Oイオン注入後、Mcoreイオン注入用のフォトレジスト19を形成し、フォトレジスト19が開口する、McoreとSRAMの各Nチャネルトランジスタ形成領域に、ウェル形成のための不純物として、ボロンのイオン注入を、150keV、 $2.0\times10^{13}cm^{-2}$ 、0° の条件で行い、閾値調整のためのボロンのイオン注入を、15keV、 $9.4\times10^{12}cm^{-2}$ 、7° の条件で行う(図5(c)参照)。

[0030]

Mcoreイオン注入後、Lcoreイオン注入用のフォトレジスト20を形成し、フォトレジスト20が開口する、Mpcore(電源保護Nチャネルトランジスタ)とLcoreのNチャネルトランジスタ形成領域に、ウェル形成のた

めの不純物として、ボロンのイオン注入を、 $150 \,\mathrm{keV}$ 、 $2.0 \times 10^{13} \,\mathrm{cm}^{-2}$ 、 0° の条件で行い、閾値調整のためのボロンのイオン注入を、 $15 \,\mathrm{keV}$ 、 $1.2 \times 10^{13} \,\mathrm{cm}^{-2}$ 、 7° の条件で行う(図 5 (d) 参照)。

[0031]

L c o r e イオン注入後、S R A M イオン注入用のフォトレジスト 2 1 を形成し、フォトレジスト 2 1 が開口する、M p c o r e (電源保護 N チャネルトランジスタ)とS R A M の N チャネルトランジスタ形成領域に、 閾値調整のための不純物として、ボロンの追加イオン注入を、 15 keV、 $4.1 \times 10^{12} \text{ cm}^{-2}$ 、 0° の条件で行う(図 6 (e) 参照)。ここで、S R A M 1 6 の閾値を独立して制御する(M p c o r e の閾値は従属)。

[0032]

次に、Pチャネルトランジスタ(ウェル、チャネル)を形成する。このPチャネルトランジスタの形成工程は、上述したNチャネルトランジスタの形成工程と同様であり、図示を省略するが、以下の工程により行われる。

[0033]

Pチャネルトランジスタの形成に際し、I / O / A ン注入用のフォトレジストを形成し、フォトレジストが開口する、I / O - P チャネルトランジスタ形成領域に、ウェル形成のための不純物として、リン(P)のイオン注入を、4 0 0 k e V、1. 5×1 0 I c I c I c I の条件で行い、閾値調整のためのヒ素(I s のイオン注入を、I 0 0 I k e I v、2. I 2 I 2 c I 0 I

[0034]

I/Oイオン注入後、Mcoreイオン注入用のフォトレジストを形成し、フォトレジストが開口する、McoreのPチャネルトランジスタ形成領域に、ウェル形成のための不純物として、リンのイオン注入を、400keV、 $1.5×10^{13}cm^{-2}$ 、0°の条件で行い、閾値調整のためのヒ素のイオン注入を、100keV、1.5×100keV0、100keV0、100keV0、100keV0、100keV0、100keV0、100keV0、100keV0、100keV0、100keV0、100keV0、100keV0、100keV0、100keV0 の条件で行う。

[0035]

Mcoreイオン注入後、SRAMイオン注入用のフォトレジストを形成し、 フォトレジストが開口する、SRAMのPチャネルトランジスタ形成領域に、ウ ェル形成のための不純物として、リンのイオン注入を、 $350 \,\mathrm{keV}$ 、 $2.0 \,\mathrm{x}$ $10^{13} \,\mathrm{cm^{-2}}$ の条件で行い、閾値調整のためのヒ素のイオン注入を、 $100 \,\mathrm{keV}$ V 、 $1.40 \,\mathrm{x}$ $10^{13} \,\mathrm{cm^{-2}}$ 、 0° の条件で行う。

[0036]

Pチャネルトランジスタ及びNチャネルトランジスタのウェル、チャネル形成後、窒素雰囲気中で約1000 \mathbb{C} 、10secのランプアニールを行う(図7(\mathbf{f})参照)。

[0037]

各Nチャネルトランジスタのチャネル領域のトータルのイオン注入量は、M c o r e 形成領域が 9. 4×10^{12} c m $^{-2}$ 、 S R A M 形成領域(M c o r e + S R A M) が 1. 35×10^{13} c m $^{-2}$ 、 M p c o r e 形成領域(L c o r e + S R A M) が 1. 61×10^{13} c m $^{-2}$ 、 L c o r e 形成領域が 1. 2×10^{13} c m $^{-2}$ と な り、 M p c o r e 形成領域の方が、 M c o r e 形成領域や S R A M 形成領域より も イオン注入量が多くなる。

[0038]

次に、基板10a上に、膜厚が異なった3種類の膜厚からなるゲート酸化膜を 形成する。

[0039]

先ず、ウェハ全面の熱酸化を行い、膜厚が約7.5 nmの第1の内部酸化膜22を形成する(図7(g)参照)。その後、内部酸化膜エッチング用のフォトレジスト23を全面に形成した後、Lcore形成領域のみ開口する(図8(h)参照)。

[0040]

フォトレジスト23を形成した後、内部酸化膜22のウェットエッチングを行い、Lcore形成領域の内部酸化膜22を除去する(図8(i)参照)。Lcore形成領域から内部酸化膜22を除去した後、フォトレジスト23を除去する(図9(j)参照)。

[0041]

フォトレジスト23を除去した後、ウェハ全面の熱酸化を行い、Lcore形

成領域の膜厚が約2.6 nmとなる第2の内部酸化膜24を形成する(図9(k)参照)。その後、内部酸化膜エッチング用のフォトレジスト25を全面に形成した後、Mcore形成領域、SRAM形成領域及びMpcore形成領域の3つの領域のみ開口する(図10(1)参照)。

[0042]

フォトレジスト25を形成した後、内部酸化膜22のウェットエッチングを行い、I/O形成領域とLcore形成領域以外、即ち、Mcore形成領域、SRAM形成領域及びMpcore形成領域の内部酸化膜22を除去する(図10 (m) 参照)。その後、フォトレジスト25を除去する(図11 (n) 参照)。

[0043]

フォトレジスト25を除去した後、ウェハ全面の熱酸化を行い、Mcore、SRAM、Mpcore部分の膜厚が約1.9nmの第3の内部酸化膜26を形成する(図11(o)参照)。

[0044]

次に、ゲート電極を形成する。ゲートポリシリコン27を厚さ約150nmに成長させると共に、ゲートポリシリコンエッチングのためのフォトレジスト28を形成する(図12(a)参照)。フォトレジスト28を形成した後、ゲートポリシリコン27のプラズマエッチングを行い、その後、フォトレジスト28を除去する(図12(b)参照)。

[0045]

[0046]

次に、I/O形成領域以外にフォトレジスト30を形成し、I/O-Nチャネルトランジスタ形成領域に、LDD(lightly doped drain)構造を形成するためのリンを注入する(図13(c)参照)。

[0047]

次に、I/O形成領域にフォトレジスト31を形成し、I/O形成領域以外のNチャネルトランジスタ形成領域に、 BF_2 及びヒ素を注入してエクステンション (extension)及びポケットを形成する(図13 (d)参照)。

[0048]

次に、第1TEOS (tetraethylorthosilicate)酸化膜32、窒化膜及び第2TEOS酸化膜33を成長させる(図14(e)参照)。その後、エッチバックを行って、ゲート電極29a,29b,29cの側壁34を形成する(図14(f)参照)。

[0049]

次に、フォトレジストを形成して、全てのPチャネルトランジスタ形成領域へボロン注入、全てのNチャネルトランジスタ形成領域へのSDヒ素注入を行い、SD(source drain)領域を形成する(図15(g)参照)。その後、全面にゲート電極を覆う酸化膜35を成長させて、ランプアニールを行う(図15(h)参照)。

[0050]

次に、コバルトスパッタ、余剰コバルトエッチングを行って、コバルトシリサイド($CoSi_2$)を形成する(図16(i)参照)。その後、コンタクトエッチングのためのストッパー窒化膜36及び酸化膜37を成長させる(図17(j)参照)。

[0051]

その後、オゾンTEOS BPSG (boron phospho silicate glass)を約800nmの厚さに成長した後、CMPによる平坦化を行う。これにより、層間絶縁膜38が形成される(図17(k)参照)。

[0052]

このように、MOSデバイスを用いたLSI10は、膜厚が異なる3種類のゲート酸化膜を有するトランジスタを形成し、その中の、最も薄いゲート絶縁膜を有するトランジスタを、電源保護素子として使用する。

[0053]

上記実施の形態においては、ゲート酸化膜の膜厚及び閾電圧Vtが独立設定さ

れたLcore(膜厚が約2.6nmでVtが約0.47V)と、Mcore(膜厚が約1.9nmでVtが約0.35V)が混載された内部回路11に対し、Mcoreを高Vt化したMpcore(膜厚が約1.9nmでVtがMcoreより高い)を、2種類以上の膜厚の異なるゲート酸化膜を形成するプロセスであるマルチオキサイドプロセス以降の高速・低消費電力LSIに好適な、内部回路11の電源保護回路(素子)として用いている。なお、上述した膜厚形成の順番は、マルチオキサイドプロセスの一例である。

[0054]

従って、電源保護回路としてのMpcoreは、内部回路11(ここでは、LcoreとMcore)に対し、ゲート酸化膜の膜厚が薄く、且つ、Vtが低い方よりも高く設定されていれば良い。

[0055]

上記実施の形態においては、このMpcoreは、閾値調整のためのチャネルドーズ量が「SRAM+Lcore」となるように形成して高Vt化している。つまり、チャネルドーズ量が「SRAMとLcoreの合計」となるようにレイアウトを工夫しておくことで、工程の追加を必要としない。また、このMpcoreは、閾値調整のためのチャネルドーズ量が「Mcore+Lcore」となるように高Vt化しても、工程の追加を必要とせずに、同様の効果が得られる。

[0056]

従って、MOSデバイスを用いたLSI10は、内部回路11の中で膜厚が異なった2種類以上のゲート酸化膜を用いることにより、リーク電流が少なく、リーク電流と耐圧を同時に満足させることができる。その上、工程を追加することなく、低リークの電源保護回路を形成することができる。これは、電源保護トランジスタとして、Lcoreよりもゲート酸化膜の耐圧が低いMcoreを使用しているためであり、また、内部回路11のMcoreよりも、電源保護回路として機能するMpcoreの閾値を高く設定しているためである。

[0057]

なお、上記実施の形態において、回路構成に用いられるトランジスタは、例示 した一方の導電型(例えば、Nチャネルトランジスタ)に限るものではなく、他 方の導電型(例えば、Pチャネルトランジスタ)でも良い。

[0058]

【発明の効果】

以上説明したように、この発明によれば、ゲート絶縁膜の膜厚が独立設定されて同一基板上に形成された、同一電源電圧で動作する複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを電源保護素子として使用したことを特徴としている。

[0059]

さらに、この電源保護素子のトランジスタの閾値は、最も薄いゲート絶縁膜の トランジスタの閾値より高く設定される。これにより、リーク電流が少なく、リ ーク電流と耐圧を同時に満足させることができる。

[0060]

また、この発明に係る半導体装置の製造方法により、上記半導体装置を実現することができる。

【図面の簡単な説明】

【図1】

この発明の一実施の形態に係る半導体装置の内部構成を概略的に示す平面図である。

【図2】

図1の内部回路の一部を示す回路説明図である。

【図3】

図1の内部回路、電源保護回路及びI/O部の各機能による比較を表で示す説明図である。

【図4】

図1の半導体装置の製造方法を説明する工程断面図(その1)である。

【図5】

図1の半導体装置の製造方法を説明する工程断面図(その2)である。

【図6】

図1の半導体装置の製造方法を説明する工程断面図(その3)である。

【図7】

- 図1の半導体装置の製造方法を説明する工程断面図(その4)である。 【図8】
- 図1の半導体装置の製造方法を説明する工程断面図(その5)である。 【図9】
- 図1の半導体装置の製造方法を説明する工程断面図(その6)である。 【図10】
- 図1の半導体装置の製造方法を説明する工程断面図(その7)である。 【図11】
- 図1の半導体装置の製造方法を説明する工程断面図(その8)である。 【図12】
- 図1の半導体装置の製造方法を説明する工程断面図(その9)である。 【図13】
- 図1の半導体装置の製造方法を説明する工程断面図(その10)である。 【図14】
- 図1の半導体装置の製造方法を説明する工程断面図(その11)である。 【図15】
- 図1の半導体装置の製造方法を説明する工程断面図(その12)である。 【図16】
- 図1の半導体装置の製造方法を説明する工程断面図(その13)である。 【図17】
- 図1の半導体装置の製造方法を説明する工程断面図(その14)である。 【図18】

従来のLSI内部回路の一部を示し、(a)は保護回路がLTrに形成された場合の回路説明図、(b)は保護回路がMTrに形成された場合の回路説明図である。

【符号の説明】

- 10 LSI
- 10a 基板

特2002-193018

- 11 内部回路
- 12 I/O部
- 13 Mcore
- 14 Lcore ·
- 15 Mpcore
- 16 SRAM
- 17 素子分離領域
- 18, 19, 20, 21, 22, 23, 25, 28, 30, 31 フォトレジ


スト

- 22, 24, 26 内部酸化膜
- 27 ゲートポリシリコン
- 29a, 29b, 29c ゲート電極
- 32 第1TEOS酸化膜
- 33 第2TEOS酸化膜
- 34 側壁
- 35,37 酸化膜
- 36 ストッパー窒化膜
- 38 層間絶縁膜


【書類名】

図面

【図1】




【図2】




	1	\sim	٦,
1	17.4	٠.,	- 1
L	IXI		- 1

フェイス)	:							•
I /0部(外部インターフェイス)		(7.2)	(3.3)					(周,約10V)
電源保護回路	Mpcore(HVt-M)	1.9	1.2	Mcoreより高	Mcoreより小			Mcoreと同じ
内部回路	Lcore	2.6	1.2	恒	4	惠	÷	高(約7V)
	Mcore	1.9	1.2	剏	¥	殿	ĸ	低(約5V)
		ゲート酸化膜厚(nm)	動作電圧(V)	関値Vt	リーク(オフ)電流	メード	消費電力	ゲート酸化膜耐圧


【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】



【図17】



【図18】



1 4 MTr し LTr M 3 2 GND 電源保護(Nch): M

(ъ)

【書類名】 要約書

【要約】

【課題】 リーク電流が少なく、リーク電流と耐圧を同時に満足させることができる半導体装置およびその製造方法を提供する。

【解決手段】 ゲート絶縁膜の膜厚が独立設定されて同一基板10a上に形成された、同一電源電圧で動作する複数のトランジスタの中の、最も薄いゲート絶縁膜を有するトランジスタを電源保護素子として使用するMpcore15を形成した。さらに、この電源保護素子として使用するトランジスタの閾値は、最も薄いゲート絶縁膜を有するトランジスタの閾電圧よりも高く設定されている。

【選択図】 図1

【書類名】 出願人名義変更届(一般承継)

【整理番号】 71110536

【提出日】 平成15年 1月20日

【あて先】 特許庁長官殿

【事件の表示】

【出願番号】 特願2002-193018

【承継人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】 100086645

【弁理士】

【氏名又は名称】 岩佐 義幸

【提出物件の目録】

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 平成15年1月10日提出の特願2002-31848

8の出願人名義変更届に添付のものを援用する。

【物件名】 承継人であることを証明する承継証明書 1

【援用の表示】 平成15年1月16日提出の平成10年特許願第207

468号の出願人名義変更届に添付のものを援用する。

【包括委任状番号】 0217051

【プルーフの要否】 要

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住 所 神奈川県川崎市中原区下沼部1753番地

氏 名

NECエレクトロニクス株式会社